一个数字系统控制单元的状态图如图题11.2.5所示，试画出等效的ASM图（状态框是空的)，并用D触发器

状态图如图6.6(a)所示,请画出对应的ASM流程图.

采用D触发器设计一个同步计数器,其计数状态转移图如图3.25(a)所示,画出逻辑电路图.

试画出图题6-3所示的状态表的状态图。

试分析图题3.14(a)所示时序电路,画出状态图.

图10.17(a)、(b)、(c)、(d)所示各触发器中，设触发器初始状态为0，并已知时钟脉冲CP的波形如图10.17(e)所示。试画出各触发器Q₁，Q₂，Q₃，Q₄的波形。

下图所示各触发器中，设触发器初始状态为0，并已知时钟脉冲CP的波形如图(b)所示。试画出各触发器输出端Q的波形。

试画出图题6-30所示电路的状态图，并画出时钟CLK作用下的Y端波形。

试画出图题5-16所示触发器输出Q端的波形，CLK 的波形如图所示。(设Q初始状态为0)

试画出图题5-15所示各触发器输出Q端的波形，CLK 的波形如图所示。(设Q初始状态为0)

如图(a)同步RS触发器CP、R、S端的输入波形如图(b)所示，试画出Q和的波形图。设初始状态Q=0、=0

74LS175型四上升沿D触发器和74LS112型双下降沿JK触发器的接线图如图 21.40(a)所示，它们的外引线排列分别见教材图21.6.4(b)和教材图21.11(b)。(1)试按图画出逻辑电路；(2)设CP，，D₁的波形如图21.40(b)所示，试画出两触发器输出端Q的波形。两触发器的初始状态均为0。