由负边沿JK，触发器F1和F0组成的时序逻辑电路如图4.21(a)(教材图4.18)所示。试求:(1)写出电路的

态方程;(2)列出A=1时的逻辑状态表，画出波形图(4个脉冲);(3) 若A=0，电路的工作情况如何？设各触发器初始状态为0。

电压波形，设触发器的初始状态为0。

在CP下降沿触发的边沿JK触发器中,CP、J、K的波形如图P4.4所示试对应画出的波形触发器起始状态为0.

在图P4.7(a)所示各电路中,FF₁~FF₄均为边沿触发器:

(1)写出各个触发器次态输出的函数表达式;

(2)CP及A、B、C的波形如图P4.7(b)所示,试对应鶯出各电路Q端的波形.

逻辑状态表，画出波形图。设各触发器初始状态为0。

已知下降沿有效的边沿JK触发器CP、J、K及异步置1端、异步置0端的波形如图10.3所示,试画出Q的波形(设Q的初态为0).

由JK触发器和D触发器构成的电路如图P4.12（a）所示，各输入端波形如图P4.12

（b），当各个触发器的初态为0时，试画出Q0和Q1端的波形，并说明此电路的功能。