题目
第1题
试用图4.3.14(a)给定的触发器和逻辑门设计波形产生电路。要求图(a)中的各信号满足图4.3.14(b)所示时序关系。
第4题
图题4.18所示是用CMOS边沿触发器和或非门组成的脉冲分配电路。试画出在一系列CP脉冲作用下Q1、Q2和Z端对应的输出电压波形。设触发器的初始状态为Q=0。
第5题
第8题
图13.11(a)所示是用JK触发器组成的双相时钟电路。若CP端加上时钟脉冲信号,在输出端可得到相位互相错开的时钟信号A和B,试画出Q,和A,B的波形,假设触发器的初始状态为0。
第10题
已知电路如图4.3.19所示,电路中时钟CP的频率是1MHz,设各触发器的初态均为0。要求:
(1)分析电路的逻辑功能;
(2)画出Q2、Q1、Q0的时序图;
(3)说明输出端Z波形的频率是多少?
为了保护您的账号安全,请在“赏学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!