试用Verilog 语言描述一个变模计数器，在S和T的控制下，实现同步模5、模8、模10和模12计数，其模

试用JK触发器设计一个变模计数器，要求： (1)控制端X=0时，计数器的模M=3，计数规律为

(2)控制端X=1时，计数器的模M=4，计数规律为

试画出逻辑电路图。

设计一个可控同步计数器，M₁、M₂为控制信号，要求：

(1)M₁M₂=00时，维持原状态；

(2)M₁M₂=01时，实现模2计数；

(3)M₁M₂=10时，实现模4计数；

(4)M₁M₂=11时，实现模8计数。

由同步二进制计数器74LS163构成的新模值的计数电路如图3.10(a)所示.分析电路实现模几计数,并画出状态图.

设计5位可变模数计数器。设计要求：令输入信号M1和M0控制计数模，即令（M1，M0)=（0，0)时为模19加法计数器，（M1，M0)=（0，1)时为模 4 计数器，（M1，M0) =（1，0) 为模10加法计数器，（M1，M0)=（1，1)时为模6计数器。

用D触发器和门电路设计一个状态转换如的模5同步计数器。