可变模计数器由三个触发器Q₂、Q₁、Q₀组成,要求在控制信号X、Y控制下实现模3、模5、模7和模8计数.XY=00时为模8计数器;XY=01时为模3计数器,XY=10时为模5计数器,XY=11为模7计数器.用VHDL语言实现.

设计一个可控同步计数器，M₁、M₂为控制信号，要求：

(1)M₁M₂=00时，维持原状态；

(2)M₁M₂=01时，实现模2计数；

(3)M₁M₂=10时，实现模4计数；

(4)M₁M₂=11时，实现模8计数。

试用JK触发器设计一个变模计数器，要求： (1)控制端X=0时，计数器的模M=3，计数规律为

(2)控制端X=1时，计数器的模M=4，计数规律为

试画出逻辑电路图。

给定模m₁=9,m₂=7,m₃=5,设x=17,y=8

(1)给出x,y的模表示.

(2)计算x+y,x-y和xy的模表示.

(3)利用(2)的结果计算x+y,x-y和xy.

用D触发器和门电路设计一个状态转换如的模5同步计数器。

用触发器实现同步时序电路。 (1)用J-K触发器设计一个模为8的格雷码同步计数器。 (2)用D触发器设计上述题目。 (3)几点说明。

A.模2原则

B.模3

C.模4

D.模5