补码运算时，符号位参加运算，当符号位有进位时需循环进位

A.采用单符号位时，直接用Ｘ、Ｙ和Ｓ的符号位就可设计溢出监测电路

B.采用双符号位时，可直接用Ｓ的双符号位设计溢出检测电路

C.采用单符号位时，可直接用Ｘ、Ｙ最高有效数据位运算后的进位位和Ｓ的进位设计溢出监测电路

D.对无符号数的加／减运算，可利用运算器的进位信号设计溢出检测电路

A.符号位与数值位一起参加运算

B.每次循环累加后所上商的值与本次加法时的最高进位位相同

C.字长位n时，执行除法需要进行的加法次数位n+1次

D.所上商要通过左移操作才能移到商寄存器中

A.并行进位可以提高运算速度

B.并行进位模式下，各进位位采用不同电路各自产生，相互间不再有依存关系

C.采用先行进位部件和ALU模块可构建长度可变的并行进位运算器

D.并行进位只对加法有效，而对减法无效

A.符号位和数据位一起参加运算

B.运算开始前，需要在乘数寄存器Y后面补上Yn+1且其初值为0

C.乘法执行过程中的对部分积的移位是算术右移

D.最后的结果由部分积寄存器和乘数寄存器共同保存

A.符号位不参与数值位的计算

B.除法过程中对余数的左移是算术移位

C.可根据参加运算的数据位数确定运算过程中循环累加的次数

D.商直接上到商寄存中

A.设计P和G的目的是为了构建位数更长的并行 ALU

B.P和G对算术运算和逻辑运算都有意义

C.P的作用是将本片ALU的最低进位输入位传递到本片ALU的最高进位输出端

D.G的作用是根据参与运算的两个数据产生本片ALU的最高进位输出

A.补码数据表时，同号数相加可能发生溢出

B.补码数据表时，异号数相减可能发生溢出

C.参加运算的两个数，当作为有符号数和无符号数进行加法运算时，不可能两者都溢出

D.溢出检测既可用硬件实现，也可用软件实现