题目
A.并行进位可以提高运算速度
B.并行进位模式下,各进位位采用不同电路各自产生,相互间不再有依存关系
C.采用先行进位部件和ALU模块可构建长度可变的并行进位运算器
D.并行进位只对加法有效,而对减法无效
第1题
A.采用单符号位时,直接用X、Y和S的符号位就可设计溢出监测电路
B.采用双符号位时,可直接用S的双符号位设计溢出检测电路
C.采用单符号位时,可直接用X、Y最高有效数据位运算后的进位位和S的进位设计溢出监测电路
D.对无符号数的加/减运算,可利用运算器的进位信号设计溢出检测电路
第2题
A.符号位与数值位一起参加运算
B.每次循环累加后所上商的值与本次加法时的最高进位位相同
C.字长位n时,执行除法需要进行的加法次数位n+1次
D.所上商要通过左移操作才能移到商寄存器中
第3题
A.符号位不参与数值位的计算
B.除法过程中对余数的左移是算术移位
C.可根据参加运算的数据位数确定运算过程中循环累加的次数
D.商直接上到商寄存中
第4题
A.数据取绝对值参加运算
B.符号位单独处理
C.乘法执行过程中的所有移位都是算术移位
D.最后的结果由部分积寄存器和乘数寄存器共同保存
第5题
A.符号位和数据位一起参加运算
B.运算开始前,需要在乘数寄存器Y后面补上Yn+1且其初值为0
C.乘法执行过程中的对部分积的移位是算术右移
D.最后的结果由部分积寄存器和乘数寄存器共同保存
第9题
A.运算过程中每执行一次加法都要上商
B.当参加运算数据的位数确定时,运算过程中循环累加的次数随之确定
C.商上0时,需要进行恢复余数的操作
D.如果是小数除法,要求被除数绝对值小于除数绝对值
第10题
A.乘法过程中共执行n 次加法和n-1 部分积右移
B.乘法过程中共执行 n -1次算术右移和 n-1 次加法运算
C.乘法过程中,部分积加0 、[x]补还是 [-x]补,取决于此时的Yn+1 与Yn的差
D.乘法过程中右移部分积的目的是为了使部分积与下次的加数对齐
为了保护您的账号安全,请在“赏学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!