仿真激励信号的产生，可以通过Verilog编写或仿真器波形设置命令实现。

以下属于ModelSim中Verilog仿真波形显示数据格式的是：

下面（）文件不是应用Quartus II自带仿真工具进行仿真需要创建的仿真激励文件。

考虑电路时延特性的Verilog仿真属于功能仿真。

用7411（三输入与门）实现三输入与门的仿真，将仿真波形以图片形式上传 （提示：7411的逻辑关系Y=ABC）

请在如下几题中任选一完成： 1. 自定参数，仿真实现一大信号峰值包络检波电路，要求： a) 自行设计输入调幅信号的各参数。 b) 输出正常解调的波形。 c) 模拟惰性失真的波形。 d) 模拟负峰切割失真的波形。 e) 将以上b、c、d的各结果截图，合并在一张图上，并加以必要的说明后上交。 2. 自定参数，仿真实现单二极管混频、二极管平衡混频、二极管环形混频，要求： a) 自行设计参与混频各信号的参数。 b) 从时域、频域两个方面对以上三种混频电路进行比对 c) 将上一条的各结果截图，合并在一张图上，并加以必要的说明后上交。 3. 自定参数，仿真实现二极管环形混频，要求： a) 自行设计参与混频各信号的参数，从时域、频域两个方面说明混频前、后情况。 b) 自行设计输入混频器各信号的参数，从频域演示组合干扰、中频干扰、镜像干扰中的任意两种。 c) 将以上a、b的各结果截图，合并在一张图上，并加以必要的说明后上交。

通过表格样式命令可以设置自己需要的表格样式

在仿真软件Multisim中，使用双踪示波器观察信号波形时，可通过什么来调整波形水平方向的大小？

用74161、7455和7400设计一个双模计数器，要求： 当X=0时，进行6进制计数； 当X=1时，实现10进制计数 画出电路图，给出仿真结果 （要求上传电路图和仿真波形）

用74161、7455和7400各一片，设计一个双模计数器 当X=0时，进行7进制计数，当X=1时，实现15进制计数； （要求：给出设计过程，电路图或VHDL程序，仿真波形，以图片格式上传）

1. 请采用Verilog语言，描述一个带异步复位和同步置数的8位减法计数器，在计数过程中，每两个时钟周期做一次减1操作。并请画出Verilog代码对应的RTL视图。 2. 请采用Verilog语言，实现一个桶形移位器，操作数位32位，可以进行的操作包括：算数左移、逻辑左移、算数右移、逻辑右移、带进位左移、带进位右移、循环左移、循环右移。可以移位的位数为1-32位，任何移位操作应能在一个周期内完成。端口信号自行定义。