考虑电路时延特性的Verilog仿真属于功能仿真。

A.功能仿真

B.时序仿真

C.编程验证

D.逻辑综合

A.Block diagram / Schematic File

B.University Program VWF

C.Verilog HDL File

D.VHDL File

A.系统结构模拟仿真

B.电路特性分析

C.绘制电路图

D.制作PCB印刷电路板

A.设计输入->逻辑设计->逻辑综合->功能仿真->布局布线->时序仿真->编程下载

B.逻辑设计->设计输入->逻辑综合->功能仿真->布局布线->时序仿真->编程下载

C.逻辑设计->设计输入->逻辑综合->时序仿真->布局布线->功能仿真->编程下载

D.逻辑设计->设计输入->逻辑综合->布局布线->功能仿真->时序仿真->编程下载

A.设计输入→分析综合→功能仿真→编程下载→硬件测试

B.设计输入→功能仿真→分析综合→编程下载→硬件测试；

C.设计输入→功能仿真→分析综合→编程下载→硬件测试；

D.原理图输入→功能仿真→适配→编程下载→综合→硬件测试

A.待仿真的元器件模型必须是PSpice的仿真模型。

B.必须设置好合适的电路特性分析类型。

C.电路中应该含有激励源。

D.电路所含激励源，符合相应的电路特性分析类型的要求。