用异步JK触发器设计一个60模同步计数器，画出逻辑图。

(1)设计步骤如下。 (a)列状态转换真值表如表7．2．2所示。 (2)如图7．2．6(b)所示JK触发器改接为翻转触发器。电路开始工作时先清0则G 1 、G 3 开启而G 2 关闭。由于X=1时序逻辑电路进行加法计数此时F=Q 1 。当第4个CP脉冲下跳沿出现时Q 1 由1跳变为0因此触发JK触发器Q由0变为1使G 1 关闭G 2 和G 3 开启(因为F=Q 1 =0)随后出现的第5个CP脉冲下跳沿触发JK触发器Q由1变为0完成一个循环周期工作波形如图7．2．9所示。由图可见：Q输出的正脉冲可作为计数器的进位输出并且5个CP脉冲产生一个进位脉冲故由图7．2．6(b)所示电路可构成五进制计数器。 本例实际上是要求设计一个模4可逆计数器。当X一1时，F为4分频输出，所谓4分频输出是指输出波形的周期为CP脉冲周期的4倍的输出，故应从Q1输出，即令F=Q1；当X=0时，完成减法计数，F=1，即输出一个正借位脉冲。