设计3 用D触发器设计一个8421 BCD码同步十进制加计数器，列出状态表，画出状态图，确定激励方程组（不要求检查自启动能力，不要求画逻辑图）。

构成1位8421BCD码十进制计数器至少需要（）个触发器。

用两片同步十进制计数器74160设计一个60进制的计数器。要求具有进位输出端。可以附加必要的门电路。

欲设计一个用边沿JK触发器构成的同步12进制计数器，试问：该用（）个边沿JK触发器？（填入阿拉伯数字，如：1、2、3、4……）

试用JK触发器和门电路设计一个同步五进制计数器。

十进制计数器只有8421BCD码一种编码方式。

用触发器设计一个24进制的计数器，至少需要（)个触发器。

设计1 用8选1数据选择器74HC151设计一个1位二进制全加器。要求：（1）列出真值表；（2）写出逻辑表达式；（3）画出设计逻辑图。

（10分）设计一个能被3或7整除的逻辑电路。设被除数DCBA采用8421BCD编码（不包含0）；能整除时输出Z为高电平。要求： 1、列出真值表。 2、画出卡诺图。 3、写出Z的最简“与非-与非”表达式。

设计模值为81的十进制计数器至少需要（）级触发器。

按触发器状态转换与时钟脉冲CP的关系分类，计数器可分为（）两大类。