联动阀两个输入端分别为A和B，输出端为C；则输出端C输出1信号的条件是__。联动阀结构原理及逻辑符号图（）

A.A=0，B=0

B.A=0，B=1

C.A=1，B=0

D.A=1，B=1

A.A=0，B=0

B.A=0，B=1

C.A=1，B=0

D.A=1，B=1

A.A=0，B=0

B.A=0，B=1

C.A=1，B=0

D.A=1，B=1

A.A=0，B=0

B.A=0，B=1

C.A=1，B=0

D.A=1，B=1

A.X-Y

B. X+Y

C.X○+Y

D.X·Y

A.0

B.1

C.2

D.3

则该电路输出Z的逻辑表达式为(10)。

A．X.Y

B．X.Y

C．XY

D．X+Y

该电路输出Z的逻辑表达式为(9)。

A．X-Y

B．X+Y

C．XY

D．X.Y

输出z的逻辑表达式为(11)。

A．

B．

C．

D．

为置数控制输入端，当时，8位被加数A_7～0和8位加数B_7～0。将分别进入移位寄存器A和B；AE为加运算控制端，当AE=1时，进行串行加法运算，输入8个时钟脉冲后恢复为0；S_7～0。为8位和输出端；C为进位输出端。移位寄存器A、B的CP端为时钟输入端，端为并行置数控制端，D_st和D_so段分别为串行数据输入端、输出端。试分析电路的工作原理。