某逻辑电路有两个输入端分别为X和Y，其输出端为Z。当且仅当两个输入端X和 Y同时为。时，输出Z才为0，

A.X-Y

B. X+Y

C.X○+Y

D.X·Y

该电路输出Z的逻辑表达式为(9)。

A．X-Y

B．X+Y

C．XY

D．X.Y

输出z的逻辑表达式为(11)。

A．

B．

C．

D．

时，Z才为0，则该电路的逻辑表达式为 （22） 。

（22）

A. Y -X ？

B. Y X ？

C. Y X ⊕

D. Y X +

A.01000101、00100110、0

B.01000101、00100110、1

C.01000101、11011010、0

D.01000101、11011010、1

A.1011 1011、1101 1010、0

B.1011 1011、1101 1010、1

C.1011 1011、0010 0101、1

D.0010 0110、1

●全加器是由两个加数Xi和Yi以及低位来的进位C i-1作为输入，产生本位和Si以及向高位的进位Ci的逻辑电路。 (51) 和 (52) 分别是Si和Ci的正确逻辑表达式。全加器亦可通过半加器来实现，此时Si= (53) 。若某计算机采用8位带符号补码表示整数，则可由8个全加器(i=1，2，……8，i=8为最高位，即符号位)串接构成8位加法器，C0=0。该加法器有一个状态寄存器，记录运算结果的状态。其中，N和V分别表示符号位与溢出标志位，则其逻辑表达式分别为 (54) 和 (55) 。

电路。(65)和(66)分别是进位和本位和的正确逻辑表达式。全加器亦可通过半加器来实现，此时Si=(67)。若某计算机采用8位带符号补码表示整数，则可由8个全加器(i =1，2，……8，i=8为最高位，即符号位)串接构成8位加法器，CO=0。该加法器有一个状态寄存器，记录运算结果的状态。其中，N和V分别表示符号位与溢出标志位，则其逻辑表达式分别为(68)和(69)。

A．XiYi+XiCi-1+YiCi-1

B．XiYi+XiSj+YiSi

C．XiYi+XiCi-1+YiCi-1

D．(XiYi+XiYi).Ci-1