设计一个加/减法器，该电路在M控制下进行加、减运算。当M=0时，实现全加器功能;当M=1时，实现全减器功能。

设计一个多功能组合逻辑电路，要求实现如表所示的逻辑功能。其中M₁、M₀，为输出逻辑变量。试用八选一数据选择器和门电路实现该电路，并规定A₂A₁A₀=M₁M₀A。

画出实现补码加减交替除法的运算器框图，要求： (1)指出寄存器和全加器位数； (2)详细画出第4位(设n为最低位)全加器的输入电路； (3)画出上商的输入电路； (4)描述加减交替操作。

当字节数不同的两个有符号位的补码进行加减运算时，03AOH+B8H=()。

A．0AF8H

B．0458H

C．0358H

D．CBAOH

时，电路实现“意见一致”功能(A、B、C状态一致时，输出为1，反之输出为0)，而M=1时，电路实现“多数表决”功能，即输出与A、B、C中多数的状态一致。

A.反相比例运算

B.加减运算

C.同相比例运算