试设计一个1位全加／全减电路。当M=0时，该电路为全加器；M=1时，该电路为全减器。

设计一个能实现两个1位二进制数的全加运算和全减运算的组合逻辑电路。加减控制信号用M表示，当M=0时为全加运算，M≈1时为全减运算。要求: （1)用最少个数的与非门实现（画出逻辑电路图): （2)用74X151实现（画出逻辑电路图); （3)用74X138加必要的门电路实现（画出逻辑电路图).

设计一个全加（减)器， 其输入为A、B、C和X（当X=0时，实现加法运算;当X=1时，实现减法运算)，输出为S（表示和或差)、P（表示进位或借位)。列出真值表，试用3个异或门和3个与非门实现该电路，画出逻辑电路图。

试用四位并行加法器74LS283设计一个加/减运算电路，当控制信号M=0时它将两个输入四位二进制数相加，而M=1时，它将两个四位二进制数相减。允许附加必要的门电路。74LS283的框图如图3.2.22所示。

试用4位并行加法器74LS283设计一个加/减运算电路。当控制信号M＝0时它将两个输入的4位二进制数相加，而M=1时它将两个输入的4位二进制数相减。两数相加的绝对值不大于15。允许附加必要的门电路。

输出为1，否则为0；当控制信号M=0时为“多数表决”电路，即输出等于多数输入变量的取值。

试用4位并行加法器74LS283设计一个加/减运算电路。当控制信号K=0时将两个输入的4位二进制数相加，而K=1时它将两个输入的4位二进制数相减，允许附加必要的门电路。

全加运算。