用VerilogHDI语言描述一个4位超前进位加法器.

A.完成自动加法进位

B.完成4位加法

C.完成4位串行加法

D.提高运算速度

并行（超前)进位加法器工作速度（)，但电路（);串行进位工速度（)，但电路（)。

位从最低位开始逐级传递至下一级的进位输入端。要求直接引用例4.6.11中的4位加法器模块_4bit.adder对16位加法器的行为进行描述，然后用QuartusII软件对整个电路进行逻辑功能仿真，并给出仿真波形。

超前进位加法器比行波加器要简单()

加法器有串行进位和（)进位之分。

逐位进位加法器也可以称（)加法器。

加法器采用先行进位的目的是________。

A．优化加法器的结构

B．节省器材

C．加速传递进位信号

D．增强加法器结构