设计一个32位申行进位加法器,要求用异或门和二输入与非门构成,计算加法器的最长运算时间.

A．与非门

B．异或门

C．加法器

D．触发器

利用BCLA加法器和CLA电路设计20位加法器，要求：

1．构建20位单级先行进位加法器：

(1)使用5个四位的BCLA加法器；

(2)使用4个五位的BCLA加法器；

分别画出连接简图(请特别标明进位信号)。比较这两种方法得到的最长进位延迟时间有无区别。

2．构建20位二级先行进位加法器：

(1)使用5个四位的BCLA加法器和1个五位的CLA电路；

(2)使用4个五位的BCLA加法器和1个四位的CLA电路；

分别画出连接简图(请特别标明进位信号)。比较这两种方法得到的最长进位延迟时间有无区别。

在串行进位的并行加法器中，影响加法器运算速度的关键因素是（）。

A．门电路的级延迟

B．元器件速度

C．进位传递延迟

D．各位加法器速度的不同

加法器采用先行进位的目的是________。

A．优化加法器的结构

B．节省器材

C．加速传递进位信号

D．增强加法器结构

A.线性进位选择加法器中的每个全加器单元必须等待输入进位到达才能产生输出进位

B.传输门加法器的进位输出信号的延时大于和信号的延时

C.曼彻斯特进位链加法器的传播延时与位数N成线性关系

D.镜像加法器具有完全对称的NMOS和PMOS链

A.串行进位加法器的电路结构简单，工作速度慢。

B.并行进位加法器的速度快，电路结构复杂。

C.串行进位加法器的电路结构简单，工作速度快。

D.并行进位加法器的速度慢，电路结构简单。

A.提高加法器的速度与快速传递进位信号

B.提高加法器的精度

C.优化加法器结构

D.增强加法器功能