用D触发器及适当门电路设计一个1101序列信号检测电路，该电路有一个输入端X和一个输出端Z。规定若检测到X连续输入1101时输出Z=1,否则Z为0。规定X输入的1101序列中最后一个1不可以当作下一个序列的第一个1信号。要求用米里型电路设计并状态最简。

试用上升沿触发的D触发器设计一个1101序列检测器，它有一个输入端A和一个输出端Y

设计一个串行数据检测器，该检测器有一个输入端X，它的功能是对输入信号进行检测。当连续输入三个1(以及三个以上1)时，该电路输出Y=1，否则该电路输出Y=0。

设计一个序列检测器电路。功能是检测出串行输入数据Data中的4位二进制序列0101(自左至右输入)，当检测到该序列时，输出Out=1;没有检测到该序列时，输出Out=0。要求：

(1)给出电路的状态编码，画出状态图(注意考虑序列重叠的可能性，如010101，相当于出现两个0101序列)。

(2)用JK触发器和门电路来设计此电路。

(3)用Verilog的行为描述方式描述该电路的功能。

(4)然后用QuartusII软件进行逻辑功能仿真，并给出仿真波形。

（22）

A. Y -X ？

B. Y X ？

C. Y X ⊕

D. Y X +

同步时序电路有一个输入端和一个输出端，输入为二进制序列X₀X₁X₂…当输入序列中1的数目为奇数时输出为1，作出这个时序奇偶校验电路的状态图和状态表。