设计一个串行数据检测器，该检测器有一个输入端X，它的功能是对输入信号进行检测。当连续输入三个1（以及三个以

设计一个序列检测器电路。功能是检测出串行输入数据Data中的4位二进制序列0101(自左至右输入)，当检测到该序列时，输出Out=1;没有检测到该序列时，输出Out=0。要求：

(1)给出电路的状态编码，画出状态图(注意考虑序列重叠的可能性，如010101，相当于出现两个0101序列)。

(2)用JK触发器和门电路来设计此电路。

(3)用Verilog的行为描述方式描述该电路的功能。

(4)然后用QuartusII软件进行逻辑功能仿真，并给出仿真波形。

A.2，2

B.2，3

C.3，2

D.3，2

A.4，4

B.4，5

C.5，4

D.5，5

A.2，2

B.2，3

C.3，2

D.3，3

设计一个代码检测器，电路串行输入余3码，当输入出现非法数字时电路输出为0，否则为1，试作出Mearly状态图。