触发器CLK 输入端的三角形符号指的是（）

A.边沿触发

B.低电平有效输入

C.高电平有效输入

D.电平触发

A.电平触发

B.高电平有效输入

C.边沿触发

D.低电平有效输入

A.边沿触发

B.低电平有效输入

C.高电平有效输入

D.电平触发

在图P5.12(a)下降触发D触发器中，已知时钟脉冲CLK、输入端D、异步置位输入端RD和异步复位输入端RD的电压波形如图P5.12(b)中所示，试画出输出端Q对应的电压波形。

A.在时钟CLK=1期间主触发器接收输入端的信号，被置成相应的状态，而从触发器不动

B.时钟CLK下降沿到来时从触发器按照主触发器状态翻转

C.在CLK=1期间主触发器有可能变化多次

D.在CLK=1期间主触发器有可翻转多次

试画出图题5-13所示T触发器输出Q端的波形，输入端CLK的波形如图所示。(设Q初始状态为0)

画出图题5-3所示的电平触发SR触发器输出端Q、端的波形，输入端S、R与CLK的波形如图所示。(设Q初始状态为0)

画出图P5.10(a)中边沿触发D触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入端D的电压波形如图P5.10(b)所示。设触发器的初始状态为Q=0。

试画出图题5-19所示电路中触发器输出Q1、Q2端的波形，输入端CLK的波形如图所示。(设Q初始状态为0)