题目
输出端。
第2题
设计一个可控进制计数器,当控制输入M=0时为七进制计数,当M=1时为十三进制计数。 (1)试用MSI计数器设计该可控计数器。 (2)用VHDL语言设计该可控计数器。
第3题
第4题
第5题
用一片如图A1-4所示的4位二进制加法计数器74161和必要的逻辑门电路设计一个可控计数器,要求当控制信号M=1时,实现七进制计数器;而当控制信号M=0时,实现十三进制计数器。画出所设计的可控计数器的逻辑电路。
第7题
设计一个可控进制的计数器,当M=0时工作在八进制,M=1时工作在六进制。(1)只用一片同步十进制计数器74LS160及适当的门电路设计并给出设计原理及电路,74160的电路符号及功能表如图所示;(2)用JK触发器和门电路设计,要求电路最简,判断能否自启动。给出状态转换图,状态方程、驱动方程、输出方程。
第8题
第9题
制信号A、B、C、D、E、F、G、H、I分别为低电平时由Y端输出的脉冲频率各为多少?已知CLK端的输入脉冲频率为10kHz。
为了保护您的账号安全,请在“赏学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!