更多“指令流水线有取指(IF)、译码(ID)、执行(EX)、写回寄存器堆(WB)四个过程段,共有10条指令连续输入此流水线。则流水CPU的加速比是()。”相关的问题
第1题
指令流水线有取指(IF)、译码(ID)、执行(EX)、写回寄存器堆(WB)四个过程段,共有10条指令连续输入此流水线。则流水CPU的加速比是()。
A.40/10
B.40/11
C.40/12
D.40/13
点击查看答案
第2题
指令流水线有取指 (IF) 、译码 (ID) 、执行 (EX) 、访存 (MEM) 、写回寄存器堆 (WB) 五个过程段,共有 20 条指令连续输入此流水线。 (1)画出流水处理的时空图,假设时钟周期为 100ns。 (2)求流水线的实际吞吐率(单位时间里执行完毕的指令数)。
点击查看答案
第3题
设指令流水线由取指令、分析指令和执行指令3个部件构成,每个部件△t,连续20条指令,ILP为4的超标量流水线相对标量流水处理机(普通三段流水线)的加速比为 。(精确到小数点后2位)
点击查看答案
第4题
设指令由取指、分析、执行3个子部件完成,并且每个子部件的时间均为t,若采用常规标量单流水线处理机,连续执行8条指令,则该流水线的加速比为()。
点击查看答案
第5题
以下是一段MIPS指令序列: addi ﹩t1, ﹩zero, 20 #R[﹩t1]<-20 lw ﹩t2, l2(﹩a0) #R[﹩t2]<-M[R[﹩a0]+12] add ﹩v0, ﹩t1, ﹩t2 #R[﹩v0]<-R[﹩t1]+R[﹩t2] 以上指令序列中,第1和第3,第2和第3条指令之间发生数据相关。假定采用“取指、译码/取数、执行、访存、写回”这种5段流水线方式,并控制在时钟的前半周期写寄存器堆,后半周期读寄存器堆,那么不采用“转发”技术时,需要在第3条指令前加入多少条空操作(nop)指令才能使这段程序不发生数据冒险。
点击查看答案
第6题
对系统程序员不透明的是()(单选)
A.Cache 存储器
B.指令缓冲寄存器
C.指令流水线中的流水寄存器
D.虚拟存储器
点击查看答案
第7题
某程序段经编译后生成98000条机器指令,假设取指令、分析指令和执行指令所用的时间均为2ns。则使用并行流水线方式完成该程序段所需的时间为()ns
点击查看答案
第8题
设指令流水线包括取指、分析、执行3个部分,且三个部分的时间分别是2ns、2ns、1ns,则50条指令完全执行完毕需要()。
A.102ns
B.103ns
C.202ns
D.203ns
点击查看答案
第9题
设指令流水线把一条指令分为取指、分析、执行3个部分,且3部分的时间分别是:t取指=2 ns, t分析=2 ns, t执行=1 ns,则100条指令全部执行完毕需()。
A.163 ns
B.183 ns
C.193 ns
D.204 ns
点击查看答案
第10题
对于一个五阶段流水线MIPS CPU的异常和中断处理,以下描述哪些是正确的? “算术溢出”异常在R-型指令的执行(Exe)周期进行检测 “无效指令”异常在取数/译码(ID)周期进行检测 "无效指令地址”、“缺页”和“访问越权”异常在取指令(IF)周期检测 “无效数据地址”、“缺页”和“访问越权”异常在存储器访问(Mem)周期检测 “ 中断”可在每条指令的最后一个周期(WB)的最后进行检测 一旦检测到中断或者异常立即处理,才能保证“精确中断”
A.1,2,3,4,5
B.全对
C.1,2,3,4
D.1,2,3,4,6
点击查看答案