同步逻辑电路设计中，状态化简的目的是使电路达到最简。

A.以原理图或HDL方式描述设计电路。

B.对设计文件逻辑化简优化，用目标芯片中的逻辑单元来实现设计逻辑。

C.对设计电路的逻辑功能进行验证。

D.把生成的编程文件装入可编程逻辑器件中。