某半导体存储器容量8Kx8位，可选RAM芯片容量为2Kx4/片。地址总线A15~A0 （低)，双向数据线D7~D0 （低)，由R/W（非）线控制读写。请设计并画出该存储器逻辑图，并注明地址分配与片选逻辑式及片选信号极性。请给出完整的设计过程，可画图后上传。

某半导体14KB，按字节编址，其中0000H-1FFFH为ROM区，2000H-37FFH为RAM区，地址总线A15-A0（低)，双向数据总线D7-D0（低)，读写控制线R/W。可选用的存储芯片有EPROM（4kB/片)和RAM（2K×4位/片) 。需要RAM芯片数量为

某半导体14KB，按字节编址，其中0000H-1FFFH为ROM区，2000H-37FFH为RAM区，地址总线A15-A0（低)，双向数据总线D7-D0（低)，读写控制线R/W。可选用的存储芯片有EPROM（4kB/片)和RAM（2K×4位/片) 。需要RAM芯片数量为（）

某半导体存储器容量为16K*8位，其中固化区8K×8位，可选EPROM芯片（4K×8/片）有若干个；随机读写区8K×8位，可选SRAM芯片（4K×4/片）只有一个、2K×4/片的芯片有若干个。画出存储空间分配示意图（6分）。

若由2K×4位的RAM芯片组成一个容量为16KB的存储器时，需要该芯片数为 ____________片。

RAM 芯片容量是8K*8位，用 2片该RAM芯片组成16K*8位的存储系统，地址选择的方式是将地址总线低 位并行地与存储芯片的地址线相连，#CS与高位地址线相连。

某半导体14KB，按字节编址，其中0000H-1FFFH为ROM区，2000H-37FFH为RAM区，地址总线A15-A0（低)，双向数据总线D7-D0（低)，读写控制线R/W。可选用的存储芯片有EPROM（4kB/片)和RAM（2K×4位/片) 。 [单选] 对各组芯片的片选逻辑表达式描述，正确的是（） A.低地址端的RAM芯片组，片选逻辑是：A15非·A14非·A13非·A12非·A11非； B.高地址端的RAM芯片组，片选逻辑是：A15非·A14非·A13·A12·A11非； C.低地址端EPROM芯片，片选逻辑是：A15非·A14非·A13非·A12； D.高地址端EPROM芯片，片选逻辑是：A15非·A14非·A13非·A12非；

RAM 芯片容量是4K*8位，用 4片该RAM芯片组成16K*8位的存储系统，地址选择的方式是将地址总线低 位并行地与存储芯片的地址线相连，#CS与高位地址线相连。

用8片1024×1位的RAM芯片组成的存储器，存储器的总容量是（）位。

某一SRAM半导体存储器片内有地址线13位，数据线8位，则其单片SRAM的容量是8KB。

某存储器具有8根地址线和8根双向数据线，则该存储器的容量为（）。