三态门的输入信号为A，输出信号为L，使能信号E低电平有效，其Verilog HDL语言描述为（将下面程序补充完整）: assign L = !E ？A: _______;

在三态门中，当控制信号为高电平时，输入信号不会影响输出信号

如果输入信号为in，输出信号为out，则以下程序的功能是？（） reg int_reg; always@（posedge clk or negedge rst) begin if （!rst) int_reg <= 0; else int_reg <= in; end assign out = ~ int_reg & in;

某放大电路输入信号为10mV，输出信号为300mA，这是互阻的放大电路。

振荡电路与放大电路的区别之一是：放大电路有输入信号作为激励，输出信号为输入信号的响应，而振荡电路无需输入信号，却有输出信号（压控振荡器例外）。

D触发器的D输入端为1，输出端Q为0时，当CP脉冲有一个有效边沿信号时，D触发器的输出信号为（）

某直流放大电路输入信号电压为1mV，输出电压为1V，加入负反馈后，为达到同样输出时需要的输入信号为10mV，则可知该电路的反馈深度为（）。

三态门当使能端无效时输出 。

当输入信号为斜坡信号2t时，一阶系统1/（Ts+1)的输出稳态误差是

已知某放大电路在输入信号电压为1mV时，输出电压为1V，当加上负反馈后达到同样的输出电压时输入信号为10mV，由此可知所加的反馈深度为 dB,反馈系数为