若在8086CPU的一个总线周期中，插入了3个等待周期TW，则在此总线周期中对READY信号进行了 次采样。

A.5

B.6

C.7

D.8

A.20MB/s

B.10MB/s

C.30MB/s

D.40MB/s

A.T1

B.T2

C.T3

D.T4

A.2个

B.2个加1个等待周期

C.4个

D.4个加2个等待周期

A.在T1期间

B.在T2期间

C.在T3期间

D.在T4期间

A.负脉冲，用于锁存地址信息

B.负脉冲，用于锁存数据信息

C.正脉冲，用于锁存地址信息

D.正脉冲，用于锁存数据信息

A.0,0

B.0,1

C.1,0

D.1,1

A.同一CPU周期中，可以并行执行的操作称为兼容性微操作。

B.同一CPU周期中，不可以并行执行的操作称为兼容性微操作。

C.同一CPU周期中，可以并行执行的操作称为互斥性微操作。

D.同一CPU周期中，不可以并行执行的操作称为互斥性微操作。