异或运算是为实现加法而生的一种运算，符号“⊕”，即两个输入逻辑变量取值不同时为“1”，相同时为“0”，异或运算用异或门来实现。

A.十进制数加法运算

B.定点数运算

C.浮点数运算

D.定点数和浮点数运算

A.采用单符号位时，直接用Ｘ、Ｙ和Ｓ的符号位就可设计溢出监测电路

B.采用双符号位时，可直接用Ｓ的双符号位设计溢出检测电路

C.采用单符号位时，可直接用Ｘ、Ｙ最高有效数据位运算后的进位位和Ｓ的进位设计溢出监测电路

D.对无符号数的加／减运算，可利用运算器的进位信号设计溢出检测电路

A.符号位和数据位一起参加运算

B.运算开始前，需要在乘数寄存器Y后面补上Yn+1且其初值为0

C.乘法执行过程中的对部分积的移位是算术右移

D.最后的结果由部分积寄存器和乘数寄存器共同保存

A.S和T的并运算,包括在集合S和T中的所有元素

B.S和T的差运算,包括在集合S但不在T中的元素

C.S和T的交运算,包括同时在集合S和T中的元素

D.S和T的补运算,包括集合S和T中的非相同元素

A.乘法过程中共执行n 次加法和n-1 部分积右移

B.乘法过程中共执行 n -1次算术右移和 n-1 次加法运算

C.乘法过程中，部分积加0 、[x]补还是 [-x]补，取决于此时的Yn+1 与Yn的差

D.乘法过程中右移部分积的目的是为了使部分积与下次的加数对齐

A.运算过程中每执行一次加法都要上商

B.当参加运算数据的位数确定时，运算过程中循环累加的次数随之确定

C.商上0时，需要进行恢复余数的操作

D.如果是小数除法，要求被除数绝对值小于除数绝对值