在同步时序逻辑电路中，将所有使用的由下降沿触发的钟控触发器改为同种类的上升沿触发的钟控触发器，对电路的功能没有影响。

A.中断触发信号由单片机的 P3.0引脚输入

B.中断触发方式选择位 ET0可以实现电平触发方式或脉冲触发方式的选择

C.在电平触发时，高电平可引发 IE0自动置位，CPU响应中断后 IE0可自动清零

D.在脉冲触发时，下降沿引发 IE0自动置位，CPU响应中断后 IE0可自动清零

A.中断触发信号由单片机的 P3.0引脚输入

B.中断触发方式选择位 ET0可以实现电平触发方式或脉冲触发方式的选择

C.在电平触发时，高电平可引发 IE0自动置位，CPU响应中断后 IE0可自动清零

D.在脉冲触发时，下降沿引发 IE0自动置位，CPU响应中断后 IE0可自动清零

A.下降沿

B.上升沿

C.低电平

D.高电平

A.下降沿

B.上升沿

C.低电平

D.高电平

A.LUT本质就是一个RAM，保存了逻辑电路的所有可能结果。

B.一个4输入的查找表包含8个存储单元。

C.查找表是FPGA实现逻辑函数的基本逻辑单元，由若干个存储单元和数据选择器构成。

D.数据选择器和触发器，只能实现组合逻辑的功能。