更多“基本的SR锁存器有与非门和或非门两种构成方式。”相关的问题
第1题
由或非门构成的基本SR锁存器的约束条件为()。
点击查看答案
第2题
由或非门构成的基本SR锁存器在S=1、R=0时,将使锁存器进入置位状态。
点击查看答案
第3题
或非门构成的SR锁存器,输入S、R的约束条件是()。
A.SR=0
B.SR=1
C.S+R=0
D.S+R=1
点击查看答案
第4题
当输入端S和R为 ,由或非门构成的基本SR锁存器保持原状态不变。
A.S=1,R=0
B.S=0,R=1
C.S=1,R=1
D.S=0,R=0
点击查看答案
第5题
当输入端S和R为 ,由或非门构成的基本SR锁存器会出现不稳定状态。
A.S=1,R=0
B.S=0,R=1
C.S=1,R=1
D.S=0,R=0
点击查看答案
第6题
1. 请问组合逻辑电路和时序逻辑电路的区别是什么,从电路结构上来说最主要的差别在哪? 2. 如图1给出了由或非门构成的锁存器,请画出用与非门构成的功能相同的锁存器,给出其真值表,并画出时序图。
点击查看答案
第7题
PLD基本构成中,一定有()。
A.与门阵列和或门阵列
B.与非门阵列和或非门阵列
C.与非门阵列和或门阵列
D.与门阵列和或非门阵列
点击查看答案
第8题
基本RS触发器仅由与非门或或非门构成,因而属于组合逻辑电路。
点击查看答案
第9题
和SR锁存器相比,电平触发的触发器增加了cp电平控制,电平可以是高电平也可以是低电平。
点击查看答案
第10题
串行传输的数据转换成并行数据时,可采用
A.移位寄存器
B.数据选择器
C.编码器
D.SR锁存器
点击查看答案