请用742LS83设计实现一个可控余3码至8421BCD码和8421BCD码至余3码转换电路。当X=0时实现8421BCD码至余3码，X=1时实现余3码至8421BCD码。

先将74161接成十进制计数器，然后利用译码器实现状态转换。取7416l的计数循环为0000至1001，则可取 ，当计数到1001时，置数0000。74161的计数规律Q 3 Q 2 Q 1 Q 0 和要求的计数规律Q D Q C Q B Q A 之间的转换真值表可见下表。 Q 3 Q 2 Q 1 Q 0 Q D Q C Q B Q A 0000 0000 0001 0001 0010 0011 0011 0101 0100 0111 0101 1001 0110 0010 0111 0100 1000 0110 1001 1000 因此可得，Q A =(Q 2 ，Q 1 ，Q 0 )=∑m(5，9)，Q C =(Q 2 ，Q 1 ，Q 0 )=∑m(3，4，7，8)，Q B =(Q 2 ，Q 1 ，Q 0 )=∑m(2，4，6，8)，Q D =(Q 2 ，Q 1 ，Q 0 )=∑m(1，2，3，4，5)。 可以用两片74138接成4线-16线译码器加与非门实现转换逻辑函数，电路见下图，电路的开机清零功能可以利用74161的清零端实现。