两个加数的和是137.5，其中一个加数的小数点向左移动一位就等于另一个加数，求这两个加数分别是多少（）

A.63

B.56

C.53

D.48

A.63

B.56

C.53

D.48

A.63

B.56

C.53

D.48

A.1

B.2

C.3

D.4

A.1600

B.1800

C.2000

A.交换加数位置，再加一遍，看与和是否相同

B.用计算出的各减去其中一个加数，看是否等于另一个加数

C.用减数加差，看是否等于被减数

D.用和加加数，看是否等于另一个加数

●全加器是由两个加数Xi和Yi以及低位来的进位C i-1作为输入，产生本位和Si以及向高位的进位Ci的逻辑电路。 (51) 和 (52) 分别是Si和Ci的正确逻辑表达式。全加器亦可通过半加器来实现，此时Si= (53) 。若某计算机采用8位带符号补码表示整数，则可由8个全加器(i=1，2，……8，i=8为最高位，即符号位)串接构成8位加法器，C0=0。该加法器有一个状态寄存器，记录运算结果的状态。其中，N和V分别表示符号位与溢出标志位，则其逻辑表达式分别为 (54) 和 (55) 。

全加器是由两个加数Xi和Yi以及低位来的进位Ci-1作为输入，产生本位和S，以及向高位的进位Ci的逻辑电路。(51)和(52)分别是Si和Ci的正确逻辑表达式。全加器亦可通过半加器来实现，此时Si=(53)。若某计算机采用8位带符号补码表示整数，则可由8个全加器(i=1,2,……8,i=8为最高位，即符号位)串接构成8位加法器，C0=0。该加法器有一个状态寄存器，记录运算结果的状态。其中，N和V分别表示符号位与溢出标志位，则其逻辑表达式分别为(54)和(55)。

A．

B．

C．

D．

A.addbit (r1, r2, ci, result, c1)

B.addbit (r1[0], r2[0], ci, result[0], c1)

C.addbit U0 (ci, r1[0], r2[0], result[0], c1)

D.addbit U0 (ci, r1[0], r2[0], cl, result[0])

E.addbit U0(r1[0], r2[0], ci, result[0], cl)

F.addbit, U0 (r1[0], r2[0], cl, result[0], ci)