JK触发器组成图3.3（a)所示电路.试分析电路的逻辑功能.已知电路CLK和A的输入波形如图3.3（b)所示

初始状态为Q=0。

由JK触发器和D触发器构成的电路如图P4.12（a）所示，各输入端波形如图P4.12

（b），当各个触发器的初态为0时，试画出Q0和Q1端的波形，并说明此电路的功能。

上升沿触发的维持-阻塞D触发器组成图(a)所示电路，输入波形如图(b)所示，画出Q₁和Q₂的波形。设Q初态为0。

由主从JK触发器和555定时器组成的电路如图6.17(a)所示.已知CP为10Hz的方波,如图6.17(b)所示.R₁=10kΩ、R₂=56kΩ、C₁=1000pF、C₂=4.7uF,触发器Q端及555输出端(3端)初态均为“0".

(1)试画出Q端,u₁、u_O相对于CP脉冲的波形.

(2)试求Q端输出波形的周期.

如图题4.17所示电路中，FF₁是JK触发器，FF₂是D触发器，初始状态为0，试画出在CP作用下Q₁、Q₂的波形。

画出图P5.7(a)中脉冲触发JK触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入J、K的电压波形如图P5.7(b)所示。设触发器的初始状态为Q=0。

初始状态为Q=0。

图P5.8(b)所示。设触发器的初始状态为Q=0。