图3-27所示电路中的每个方框均为2-4线译码器.该译码器输出低电平有效,工作时为低电平有效.要求

2线-4线译码器74Z139的输入为高电平有效，使能输入及输出均为低电平有效。试用74X139构成4线-16线译码器。

图5.28（a)所示电路为同步十进制加法计数器74160和3-8译码器74138组成的电路,74138输出低电平

有效,使能端处于有效状态.

(1)74160构成多少进制计数器.

(2)假定74160初始状态Q₃Q₂Q₁Q₀=0000,试对应图5.28(b)的CP脉冲图画出Q₃、Q₂、Q₁、Q₀和Y的输出波形.

由输出低电平有效的3-8线译码器和八选一数据选择器构成的电路如图3-28所示,试问:（1)当X₂X≇

由输出低电平有效的3-8线译码器和八选一数据选择器构成的电路如图3-28所示,试问:

(1)当X₂X₁X₀=Z₂Z₁Z₀时,输出F=？

(2)当X₂X₁X_o≠Z₂Z₁Z₀时,输出F=？

试用输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为3位二进制数。二者之间关系如下：

2≤X≤5时，F=X+2

X＜2时，F=1

X＞5时，F=0

输出低电平有效的二一十进制译码器的输入8421BCD码为0110时，其输出______。

中的是两个控制端(亦称片选端),译码器工作时应使和同时为低电平.当输人信号A₃A₂A₁A₀为0000~111这16种状态时,输出端从到Y₁₅依次给出低电平输出信号.

画出用两片4线-16线译码器74LS154组成5线-32线译码器的接线图。图4.11.1是74LS154的逻辑框图，图中的S'_A、S'_B是两个控制端(亦称片选端)，译码器工作时应使S'_A和S'_B同时为低电平。当输入信号A₃A₂A₁A₀为0000～1111这16种状态时，输出端从Y'₀到Y'₁₅依次给出低电平输出信号。

在图3-2-10所示电路中，已知74HC04在5V电源电压下工作时，高电平输出电阻R_ON（p)和低电平输出

电阻R_ON(n)均为1kΩ，静态下的输出低电平V_OL≈0，高电平V_OH≈5V。负载均为74HC系列门电路，每个输入端的输入电容C1的最大值为10pF，等效的输入电阻R₁等于10MΩ，输入高电平最小值V_IH(min)=3.15V，输入低电平最大值V_IL(max)=1.35V。若U的开关工作频率为f=1MHz，试计算此时74HC04的扇出系数。

TTL集成电路74LS138是3/8线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出：为（)。

A、00100000

B、11011111

C、11110111

D、00000100