试用数值比较器74HC85和必要的逻辑门设计一个余3码有效性测试电路，当输入为余3码时，输出为1，否则为0。

设计一个代码检测器，电路串行输入余3码，当输入出现非法数字时电路输出为0，否则为1，试作出Mearly状态图。

试用4位加法器CT74LS283设计一个将8421-BCD码转换成余3码的电路。

试用双4选1数据选择器74153和少量门设计一个有4个输入X₃、X₂、X₁、X₀和2个输出Y₁、Y₀的逻辑电路.电路输入为余3BCD码,输出为用2位二进制数表示的输入码中“1”的个数,例如,当输入X₃X₂X₁X₀=1010时,输出Y₁Y₀=10.当非余3码(伪码)输入时,要求输出Y₁Y₀=00.要求写出设计过程,画出电路图(规定X₃、X₂分别和数据选揮器地址码的高、低位相连接,74153的逻辑符号和功能表分别如图10.43和表10.6所示).

用MSI译码器和逻辑门，设计下列码组变换电路：

(1)8421码转换成余3码；

(2)8421码转换成2421码；

(3)8421码转换成格雷码。