题目
第1题
第2题
第3题
第4题
设计一单稳触发器,当遇输入触发信号(pul)的上升沿,输出8个输入脉冲(clk)周期宽度的低脉冲信号(dwp)。若在输出低脉冲期间又遇pul的上升沿,则输出低脉冲时宽(由pul上升沿起)继续顺延8个clk周期。
1. 搜题次数扣减规则:
备注:网站、APP、小程序均支持文字搜题、查看答案;语音搜题、单题拍照识别、整页拍照识别仅APP、小程序支持。
2. 使用语音搜索、拍照搜索等AI功能需安装APP(或打开微信小程序)。
3. 搜题卡过期将作废,不支持退款,请在有效期内使用完毕。
为了保护您的账号安全,请在“赏学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!