题目
A.
B.
C.
D.
第1题
设计一个组合逻辑电路,输入为一个4位二进制数,当输入能被2或3整除时,要求电路输出端Y输出一个高电平;否则输出低电平。下面电路设计过程中有错误的是()。
A、设计完成的逻辑图为:
B、设计完成的逻辑图为:
C、真值表为:
D、化简后的逻辑函数表达式为:
第3题
A.(1)和(3)
B.(1)和(4)
C.(2)和(3)
D.(2)和(4)
为了保护您的账号安全,请在“赏学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!