试画出101序列检测器的状态图，已知此检测器的输入序列、输出序列如下： （1)输入A：0 1 0 1 0 1 1 0 1 输出Z：

设计一个序列检测器电路。功能是检测出串行输入数据Data中的4位二进制序列0101(自左至右输入)，当检测到该序列时，输出Out=1;没有检测到该序列时，输出Out=0。要求：

(1)给出电路的状态编码，画出状态图(注意考虑序列重叠的可能性，如010101，相当于出现两个0101序列)。

(2)用JK触发器和门电路来设计此电路。

(3)用Verilog的行为描述方式描述该电路的功能。

(4)然后用QuartusII软件进行逻辑功能仿真，并给出仿真波形。

拟定101序列检测器的状态图。 (1)101序列可以重叠，如输入序列010101101，输出序列000101001。 (2)101序列不可以重叠，如输入序列010101101，输出序列000100001。 (3)用VHDL语言设计这个系列检测器。

已知一个(2，1，2)卷积编码器的输出与输入的关系为

c₁=b₁b₂

c₂=b₂b₃

试画出该编码器电路的方框图、码树图、状态图及网格图。

已知一系统的动态方程为

试求：(1)判别系统的能控性和能观性;

(2)求系统的传递函数;

(3)画出系统的状态图;

(4)判别系统的稳定性。