重要提示：
请勿将账号共享给其他人使用，违者账号将被封禁！
题目
优先编码器74HC147的功能表如下表所示，试用74HC147和适当的门构成输入为低有效的
，输出为8421BCD码，并具有编码输出标志的编码器。
| 输入 | 输 出 |
| overline{I_{1}}overline{I_{2}}overline{I_{3}}overline{I_{4}}overline{I_{5}}overline{I_{6}}overline{I_{7}}overline{I_{8}}overline{I_{9}} | overline{Y_{3}}overline{Y_{2}}overline{Y_{1}}overline{Y_{0}} |
| H H H H H H H H H × × × × × × × × L × × × × × × × L H × × × × × × L H H × × × × × L H H H × × × × L H H H H × × × L H H H H H × × L H H H H H H × L H H H H H H H L H H H H H H H H | H H H H L H H L L H H H H L L L H L L H H L H L H L H H H H L L H H L H H H H L |
更多“优先编码器74HC147的功能表如下表所示，试用74HC147和适当的门构成输入为低有效的，输出为8421BCD码，并具有编”相关的问题
第1题
最高，并且有工作状态标志，以说明没有按键按下和按键0按下两种情况。
第3题
8:3线优先编码器真值表如下表所示,其中l0~I7为数据输入端(优先级I7为最高),ST为使能输入端,Y0~Y2为数据输出端,YE、YS为输出扩展端.用VHDL语言设计之.
第4题
第6题
.42(b)和表10.5(b)所示.试用1片二进制优先编码器74148、1片二进制译码器74138和少量与门设计一个8-3格雷码编码器.要求写出设计过程,画出电路图(3位二进制码A2A1A0和对应格雷码B2B1B0之间的关系为B2=A2其他
).
第7题
图1中所示是8线-3线优先编码器74148的逻辑符号，其功能表如表3-5所示。试用以构成一个16线-4线优先编码器。
表3-5 8线-3线优先编码器的功能表
|
第8题
(1)首先根据8线-3线优先编码器CD4532的功能表，写出该编码器的行为级描述，并用QuartusII软件对该模块进行逻辑功能仿真，并给出仿真波形。
(2)然后调用上面设计的编码器子模块和基本门级元件，完成16线-4线优先编码器的建模。
(3)最后用QuartusII软件对整个电路进行逻辑功能仿真，并给出仿真波形。
第9题
(1)芯片有几个输入端，几个输出端？
(2)输入信号的优先级别是什么？输入信号是低电平有效还是高电平有效？
(3)对0~9这10个十进制的数码的编码分别是什么？
(4)如果想得到0~9这10个十进制的数码的8421BCD编码，该如何设计电路？
第10题
（18）就绪队列中有 5 个进程 P1、P2、P3、P4 和 P5，它们的优先数和需要的处理机时间如下表所示。
假设优先数小的优先级高，忽略进程调度和切换所花费的时间。采用“不可抢占式最高优先级”调度算法，
进程执行的次序是（）。
A）P2P3P4P1P5
B）P2P5P1P4P3
C）P3P4P1P5P2
D）P3P2P5P1P4
相关内容
警告：系统检测到您的账号存在安全风险
为了保护您的账号安全，请在“赏学吧”公众号进行验证，点击“官网服务”-“账号验证”后输入验证码“”完成验证，验证成功后方可继续查看答案！
