如图题2.10所示是用TTL电路驱动CMOS电路的实例，试计算上拉电阻RL的取值范围。TTL与非门输出为低电平VOL≤0.4V

如图题2.16所示TTL与非门电路，如果用内阻为20kn/ΩV的万用表测量输入端B的电压，试问在下列情况下，测到的电压值为多少？

(1) 输入端A悬空；

(2) 输入端A接在V_cc上；

(3) 输入端A通过一个10kΩ的电阻接地；

(4) 输入端A通过一个10Ω的电阻接地；

(5) 输入端接高电平(3.2V)；

(6) 输入端接低电平(0.2V)。

A到B时Q和 端的波形。如改用TTL电路74LS02实现，R₁、R₂取值的大致范围为多少？整个电路的功耗会发生什么变化？

如图题2.6所示的门电路均为TTL门电路，试指出各门电路的输出是什么状态(高电平、低电平或高阻态)。

如图由74系列TTL门组成的电路中，计算门C_M能驱动多少同样的与非门。要求G_M输出的高、低电平满足V_OH≥3.2V，V_OL≤0.4V。与非门的输入电流I_IL≤-1.6mA，I_IH≤40μA。V_OL≤0.4V时输出电流的最大值，I_OL(max)=16mA，V_OH≥3.2V时输出电流的最大值为I_OH(max)=-0.4mA。G_M的输出电阻可忽略不计。

如图题2.12所示的4个电路中，要实现相应表达式规定的逻辑功能，电路连接有什么错误？请改正之。

(1) 电路中所示均为TTL电路。

(2) 电路中所示均为CMOS电路。

电路如图P2.7所示,两个OC门驱动三个TTL与非门,已知V'_cc=5V,与非门的低电

平输入电流为I_IL=1mA,高电平输入电流为I_DH=40μA、OC门截止时的漏电流为I_OH=200uA,导通时允许的最大负载电流为I_LM=16mA要求OC门输出的高电平U_OH≥3V,低电平U_OL≤0.4V.试求电路中外接负载电阻RL的取值范围.

用TTL（电路实现的68000MPU的动态存储器DRAM接口电路如图7-18所示,试用一片GALI6V8代替该接口电

路,写出符合VHDL规范的用户源文件.

输入的逻辑关系式，并计算R_p(min)和R_p(max)。已知驱动门输出低电平V_OL(max)=0.33V时的最大电流l_OL(max)=4mA，输出高电平V_OH(min)=4.4V时的漏电流I_OZ=5μA。负载门高电平和低电平输入电流分别为I_IH=0.02mA，I_IL=0.4mA。

计数器电路如图题7.3所示。设各触发器的初始状态均为“0”，要求:（1) 写出各触发器的驱动方程和次

计数器电路如图题7.3所示。设各触发器的初始状态均为“0”，要求:

(1) 写出各触发器的驱动方程和次态方程;

(2)画出次态卡诺图;画出状态转换图并说明该计数器电路的逻辑功能;