用PAL16R6设计一个4位二进制计数器，要求： （1)具有并行置数功能。并行数据输入为P0，P1，P2，P3，控制信号为。当

用PAL16R4设计一个4位二进制可控计数器。要求在控制信号M₁M₀=11时作加法计数；在M₁M₀=10时为预置数状态(时钟信号到达时将输入数据D₃D₂D₁D₀并行置入4个触发器中)；M₁M₀=01时为保持状态(时钟信号到达时所有触发器保持状态不变)；M₁M₀=00时为复位状态(时钟信号到达时所有的触发器同对被置1)。此外，还应给出进位输出信号。PAL16R4的电路图见图8.5.1。

试用4位并行加法器74LS283设计一个加/减运算电路。当控制信号K=0时将两个输入的4位二进制数相加，而K=1时它将两个输入的4位二进制数相减，允许附加必要的门电路。

试用4位并行加法器74LS283设计一个加/减运算电路。当控制信号M＝0时它将两个输入的4位二进制数相加，而M=1时它将两个输入的4位二进制数相减。两数相加的绝对值不大于15。允许附加必要的门电路。

4位二进制加法计数器设计

实验要求

用原理图输入设计法或Verilog HDL文本输入设计法设计4位二进制加法计数器电路，建立4位二进制加法计数器的实验模式。通过电路仿真和硬件验证，进一步了解4位二进制加法计数器的功能和特性。

设计原理

4位二进制加法计数器的元件符号如图所示，CLK是时钟输入端，上升沿有效；CLRN是复位输入端，低电平有效；Q[3..0]是计数器的状态输出端；COUT是进位输出端。

写出以下函数的对偶式和反演式：

写出D触发器的特性方程______；写出T触发器的特性方程______。