给出图G，如图5—5所示： （1)画出G的邻接表表示图。 （2)根据你画出的邻接表，以顶点1为根，

设数字控制系统如图7-14所示，其中G（z)包括了零阶保持器和被控对象。已知被控对象图7-14数字控

设数字控制系统如图7-14所示，其中G(z)包括了零阶保持器和被控对象。已知被控对象

图7-14数字控制 系统，

若采样周期T=0.1s，要求:

(1)当D (z) =K时，计算脉冲传递函数G (z) D (z);

(2)求闭环系统的z特征方程;

(3)计算使系统稳定的K的最大值;

(4)确定K的合适值，使系统的超调量不大于30%;

(5)采用(4)中得到的增益K，计算闭环脉冲传递函数Φ(z)， 并绘出系统的单位阶跃响应曲线;

(6)取K=0.5K_max，求系统闭环极点及超调量;

(7)在(6)所给出的条件下，画出系统的单位阶跃响应曲线。

无向图如图9所示，求G的(1)点连通度(G)。(2)边连通度λ(G)。(3)点覆盖数α₀。(4)边覆盖数α₁。(5)匹配数β₁。

设无向图G如图5-38所示，试给出:

1)该图的邻接矩阵

2)该图的邻接表

3)该图的多重邻接表

4)从v₁出发的“深度优先”遍历序列

5)从v₁出发的“广度优先”遍历序列。

阅读以下函数说明和C代码，将C程序中(1)～(5)空缺处的语句填写完整。

[说明]

函数int Toplogical(LinkedWDigraphG)的功能是对图G中的顶点进行拓扑排序，并返回关键路径的长度。其中，图G表示一个具有n个顶点的AOE-网，图中顶点从1～n依次编号，图G的存储结构采用邻接表表示，其数据类型定义如下。

例如，某AOE-网如图6-22所示，其邻接表存储结构如图6-23所示。

[函数]

采用ADSL接入的模型如图5—1所示。请将下列术语对应的编号填入图23-3中的 (1)～(8)处。

A：局端ADSL Modem

B：用户端ADSL Modem

C：模拟信号

D：中央局端模块

E：程控交换机

F：局端滤波器

G：数字信号

H：远端用户模块ATU-R

输入控制信号A、B、C、D、E、F、G、H分别为低电时,输出脉冲与时钟脉冲的分频比分别为1/9、1/8、1/7、1/6、1/5、14、1/3、1/2.请画出电路图.74LS147逻辑符号如图5.30(a)所示,74LS160逻辑符号如图5.30(b)所示,74LS160功能如表5.5所示,Q₃、Q₂、Q₁、Q₀为输出端,Q₃、Q₂、Q₁、Q₀为置数数据输入端:CO为进位输出,在计数至1001时输出一个时钟周期的高电平.

A.0~5 s内小木块做匀减速运动

B.在t=1 s时刻，摩擦力反向

C.斜面倾角θ=37°

D.小木块与斜面间的动摩擦因数为0

如图3-48所示，根据加工零件的刀具轨迹图，编写程序，填入程序表中。

程序表：

N

L

G

X

Y

Z

I

J

K

F

S

T

D

H

R

P

Q

M

1

F12

S1400

T7

M03

2

G00

X10

Y35

3

Z1

M08

4

G01

Z-2

5

Y45

F25

6

G02

7

8

9

10

11

12

13

14

Z1

15

G00

X50

Y35

16

G01

Z-2.5

F12

17

X57

18

G03

19

G01

X60.5

20

G03

21

22

23

G00

Z100

N09

24

X150

Y150

25

M30

存储器的地址空间分布图和存储器的地址译码电路分别如图4．17(a)和(b)所示，图(b)中的A、B两组跨接端子可按要求分别进行接线，如1～4中的任一端子可以和5～7中的任一端子跨接。74139是2线—4线译码器(译码输出低电平有效)，使能端G接地表示译码器处于正常译码状态。试完成A组跨接端子与B组跨接端子内部的连接，以便使地址译码电路按图(a)的要求进行正确寻址。