题目
A.查表变换
B.比较对法
C.页表法
D.堆栈法
第4题
假设采用理想存储器系统时的基本CPI是1.5,主存延迟是40个时钟周期:传输速率为4字节/时钟周期,且Cache 中50%的块是修改过的。每个块中有32字节,20%的指令是数据传送指令。并假设没有写缓存,在TLB失效的情况下需要20时钟周期,TLB不会降低Cache命中率。CPU产生指令地址或Cache失效时产生的地址有0.2%没有在TLB中找到。
(1) 在理想TLB情况下,计算均采用写回法16KB直接映象统一 Cache、 16KB两路组相联统一Cache和32KB直接映象统-Cache机器的实际CPI;
(2)在实际TLB情况下,用(1)的结果,计算均采用写回法16KB直接映象统一 Cache.
16KB两路组相联统一Cache和32KB直接映象统一Cache机器的实际CPI:
其中假设16KB直接映象统一 Cache、16KB两路组相联统- Cache和32KB直接映象统一Cache的失效率分别为2.9%、2.2%和 2.0%; 25%的访存为写访问。
第9题
采用组相联映象的cache存储器,为了提高等效访问速度应增加cache的块数(块的大小不变)。()
为了保护您的账号安全,请在“赏学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!