二进制逻辑门电路控制中，“0”和“1”不代表数字的大小，只代表两个逻辑状态。此题为判断题(对，错)。

设计一个组合逻辑电跻，输入为4位二进制数N,当N≥9时输出为1,否则为0。要求: （1)用最少个数的或非门实现（画出逻辑电路图)。 （2)用74X151实现（画出逻辑电路图)。 （3)用74X138加必委的门电路实现（画出逻辑电路图)。

在图20-23的门电路中，当控制端C=1和C=0两种情况时，试求输出Y的逻辑式和波形，并说明该电路的功能。输入A和B的波形如图中所示。

在图20.31(a)的门电路中，当控制端有C=1和C=0两种情况时，试求输出Y的逻辑式和波形，并说明该电路的功能。输入A和B的波形如图中所示。

在图20.37(a)的门电路中，当控制端C=1和C=0两种情况时,试求输出Y的逻辑式和波形,并说明该电路的功能。输入A和B的波形如图中所示。

设计一个能实现两个1位二进制数的全加运算和全减运算的组合逻辑电路。加减控制信号用M表示，当M=0时为全加运算，M≈1时为全减运算。要求: （1)用最少个数的与非门实现（画出逻辑电路图): （2)用74X151实现（画出逻辑电路图); （3)用74X138加必要的门电路实现（画出逻辑电路图).

设计一个序列检测器电路。功能是检测出串行输入数据Data中的4位二进制序列0101(自左至右输入)，当检测到该序列时，输出Out=1;没有检测到该序列时，输出Out=0。要求：

(1)给出电路的状态编码，画出状态图(注意考虑序列重叠的可能性，如010101，相当于出现两个0101序列)。

(2)用JK触发器和门电路来设计此电路。

(3)用Verilog的行为描述方式描述该电路的功能。

(4)然后用QuartusII软件进行逻辑功能仿真，并给出仿真波形。

计算机内部采用二进制数进行运算、存储和控制的主要原因是()。

A.二进制数的0和1可分别表示逻辑代数的"假"和"真"，适合计算机进行逻辑运算

B.二进制数数码少，比十进制数容易读懂和记忆

C.二进制数数码少，存储起来占用的存储容量小

D.二进制数数码少，在计算机网络中传送速度快

A.译码器是把输入信号转换成输出代码的逻辑电路，其工作过程是编码的逆过程。有二进制译码器、BCD译码器和七段显示译码器。译码器可以实现地址译码。#B.译码器是把输入代码转换成输出信号的逻辑电路，其工作过程是编码的逆过程。有二进制译码器、BCD译码器和七段显示译码器。译码器可以实现地址译码；译码器附加SSI门电路可以实现组合逻辑函数等等，它是计算机及其它数字系统中使用最广泛的一种多输入多输出逻辑器件。#C.译码器是把输入代码转换成输出信号的逻辑电路。例如：当代码输入为101时，输出端Y5有效，也就是Y5=1，其它输出端都为0#D.译码器是把输入代码转换成输出信号的逻辑电路。例如：当代码输入为101时，输出端Y5有效，也就是Y5=0，其它输出端都为1

制数DCBA的补码;而当输入为正数时，控制信号M=0，输出与输入相同，即Y₃Y₂Y₁Y₀=DCBA.请选用适当的中规模集成电路实现。可以附加必要的门电路，但电路应尽量简单。

用一片如图A1-4所示的4位二进制加法计数器74161和必要的逻辑门电路设计一个可控计数器，要求当控制信号M=1时，实现七进制计数器；而当控制信号M=0时，实现十三进制计数器。画出所设计的可控计数器的逻辑电路。