当存储器的读出时间大于CPU所要求的时间时，为保证CPU与存储器时序的正确配合，需利用______信号，

号，使CPU插入一个______状态。

，就要利用【 】信号，使CPU插入一个等待周期TW状态。

价P1=10个单位成本，辅存每位的平均代价P2=1个单位成本。相对CPU而言，从主存读出时间tA1=500ns，从辅存读出时间tA2=5ms。为了测定是否达到高的存取速率和低的位成本等，可以统计一组Benchmark程序，获得访问主存次数N1=8×109，访问辅存次数N2=16×106。

那么，本虚存系统的两级存储器的读出时间比γ=(1)，每位平均代价p=(2)单位成本，命中率H=(3)，平均读出时间tA=(4)μs。

A．102

B．103

C．104

D．105

10个单位成本，辅存每位平均代价p2=1个单位成本。相对于CPU而言，从主存读出时间为tA1=500ns，从辅存读出时间为tA2=5ms。为了测定是否达到高存取速率和低的位成本等，可以统计一组Benchmark程序，获得访问主存次数N1=8×109，访问辅存次数N2=16×106。那么，本虚存系统的两级存储器的读出时间比γ＝(23)，每位平均代价ρ＝(24)单位成本，命中率H＝(25)，平均读出时间tA＝(26)μs。

A．0.005

B．100.5

C．0.5

D．0.9

E．0.98

A.存取时间

B.存取周期

C.CPU周期

D.机器周期

A.CPU访存时间由存储器容量决定

B.ROM和RAM在存储器中是统一编址的

C.ROM中任一单元不可以随机访问

D.DRAM是破坏性读出，因此需要读后重写