若CMOS单元的设计指标为： 输入高电平最小值 2.8V 输入低电平最大值 2.3V 输出高电平最小值 3.9V 输出低电平最大值 0.7V 则高电平噪声容限为

A.0.5V

B.1.1V

C.2.1V

D.3.2V

A.至少一端为高电平

B.全部为低电平

C.全部为高电平

D.至少一端为低电平

A.高电平

B.低电平

C.同相

D.反相

A.TTL逻辑门输入高电平和输出高电平的典型值都是3.6V。

B.TTL逻辑门输出低电平时，称逻辑门处于开门状态，又称导通状态。

C.TTL非门的关门电平uOFF指此时允许输入的低电平的最大值。

D.TTL非门的开门电平uON指此时允许输入的低电平的最大值。

A.TTL门电路输出高电平的理论值为3.6V，输出低电平的理论值为0.3V。

B.CMOS传输门既可以传输数字信号，又可以传输模拟信号。

C.TTL、CMOS门电路的多余输入端可以与其它输入端并接在一起。

D.CMOS门电路中未使用的输入端均可以悬空。

A.高电平的设计值下限和低电平的设计值上限

B.高电平的设计值和低电平的设计值

C.下级电路能够辨析的高电平低限和低电平高限与各自极限设计值之差中的最小值

D.下级电路能够辨析的高电平低限和低电平高限与各自极限设计值之差中的最大值

A.G1输出高电平的下限值 VOH(min)大于等于G2输入高电平的下限值 VIH(min)

B.G1输出高电平的下限值 VOH(min)小于等于G2输入高电平的下限值 VIH(min)

C.G1输出低电平的上限值 VOL(max)大于G2输入低电平的上限值 VIL(max)

D.G1输出低电平的上限值 VOL(max)小于等于G2输入高电平的下限值 VIH(min)