下面是有关MIPS架构的beq指令的单周期数据通路设计的叙述,哪些是正确的？ 在beq指令的执行过程中，ALU的两个输入都来自寄存器堆 在beq指令数据通路中，ALU的控制信号一定为“sub”（即ALU做减法） 在beq指令数据通路中，一定有一个加法器用于计算目标转移地址 在beq指令的执行过程中，数据不会流经符号扩展部件

A.在R-型指令数据通路中，一定会有一个具有读口和写口的通用寄存器组

B.在R-型指令数据通路中，一定有一个ALU用于对寄存器读出数据进行运算

C.在R-型指令数据通路中，一定存在一条路径使ALU输出被送到某个寄存器

D.执行R-型指令时，通用寄存器堆的“写使能”控制信号一定为“1”

A.1， 2，3

B.1， 2, 4

C.2， 3，4

D.全部

A.全对

B.1，2

C.2，4

D.1，3

A.取指令操作的延迟主要是由存储器访存延迟决定的

B.取指令操作可以和下条指令地址的计算同时进行

C.单周期数据通路中，需要一个指令寄存器，用于存放从指令存器器中取出的指令

D.PC寄存器在单周期数据通路中，不需要“写使能”控制信号

A.单周期处理器的CPI总比多周期处理器的CPI大

B.指令执行过程中，单周期处理器中有效的控制信号取值一直不变，而多周期处理器中的有效控制信号的值可能会发生改变

C.一条指令执行过程中，单周期数据通路中的每个部件只能被使用一次，而在多周期中同一个部件可使用多次

D.多周期中部分器件可以复用

A.在lw/sw指令数据通路中，一定有一个符号扩展部件用于偏移量的扩展

B.在lw/sw指令数搌通路中，ALU的控制信号一定为“add”（即ALU做加法）

C.寄存器堆的“写使能”信号在lw指令执行时为“1”，在sw指令执行时为“0”

D.数据存储器的“写使能”信号在lw指令执行时为“0”，在sw指令执行时为“1”

A.取指令操作的延时主要由存储器的取数时间决定

B.取指令操作可以和下条指令地址的计算操作同时进行

C.单周期数据通路中数据和指令都存放在同一存储器中

D.单周期数据通路中PC寄存器写使能信号一直有效

A.数据通路是指令周期内信息传输的路径

B.不同指令执行使用的数据通路可以不同

C.同一指令在执行的不同阶段使用的数据路径不同

D.不同数据路径不能使用相同的功能部件

A.指令周期的第一个阶段一定是取指令阶段

B.乘法指令和加法指令的指令周期总是一样长

C.一个指令周期可由若干个机器周期或时钟周期组成

D.单周期CPU中的指令周期就是一个时钟周期