设计一个奇偶检测器，当输入的4位代码中1的个数为偶数时，输出为1，否则输出为0，该电路（无反变量输入）只需要3个异或门。

设计四变量的表决电路，当输入变量A，B，C，D中有3个或3个以上为1时，输出为1，输入为其它状态时输出为0

设计一个4位自然二进制码（ABCD）判奇电路，当输入ABCD中1的个数为奇数时，输出为1，否则为0。用数据选择器74LS151实现电路功能。

试设计一个8421BCD码的奇偶判断电路，电路输入为A、B、C、D，其中A 为高位，输出为F 。要求输入为奇数时，电路输出为1；输入为偶数时，输出为0。根据题意，电路输出逻辑函数的标准与或式为F（A,B,C,D )=∑m（)，约束条件为∑m（) = 0。

有一余3BCD码奇偶判断电路，电路输入为A,B,C,D，其中A为高位，输出为F。要求：输入为偶数时电路输出为0，输入为奇数时输出为1，则输出逻辑函数的最小项之和表达式为F（A,B,C,D)=求和m（）。（由小到大顺序排列）。

七、（本题15分）设计一个自动检测信号电路，要求当串行输入数据X连续输入三个0时，即000时输出为1，否则输出为0。（不必画电路和检验自启动）

一个逻辑电路，有三个输入（A，B，C）和一个输出F。当三个输入的和为奇数时，输出F为1。该电路的逻辑状态表如下所示，该状态表正确的。 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1

当两个输入变量相异时，其输出为1；相同时，输出为0，则输出与输入的逻辑关系为（）。

1. 采用Verilog语言，描述一个4-16译码器。 2. 采用Verilog语言，描述一个4选1电路，接口定义及功能如下： in1,in2,in3,in4:为四个8位的数据输入端； sel1,sel2和sel3：为三个选择控制信号； dataout：为8位宽的输出信号； 当sel1为‘1’时，输出in1；当sel2为‘1’时，输出in2； 当sel3为‘1’时，输出in3；当sel1,sel2和sel3都为‘0’时，输出in4。

如果或逻辑中有任何一个输入变量为1，则输出为1。