假设有一台RISC机器，CPU采用流水线结构，cache 采用哈佛结构（即指令cache和数据cache分离），只有load和store指令可以访存，他们占指令总数的40%， 不命中时损失25个时钟周期，存取数据的不命中率为2%，取指令全部命中，假设采用的写入策略是“命中时写入cache不写主存、不命中时写入主存”。请问：如果取指令和存取数据全部命中时CPI是2.0，那么这台机器实际运行时的CPI是多少？（CPI： cycles per instruction 执行一条指令所需要的周期数）

A.降低Cache的缺失损失。

B.提高Cache的命中率。

C.降低CPU平均访存时间。

D.减少指令流水线中Cache的访问冲突。

A.虚拟内存、主存、高速缓存(Cache)

B.主存、虚拟内存、高速缓存(Cache)

C.高速缓存(Cache)、主存、虚拟内存

D.高速缓存(Cache)、主存

A.1，2，4

B.1，2，3

C.1，3，4

D.全部

A.Cache缩短了CPU的等待时间

B.Cache增大了内存的容量

C.Cache扩大了硬盘的容量

D.Cache可以存放程序和数据

E.提高了主频

A.Cache是介于 CPU 和内存之间的一种可高速存取信息的芯片

B.Cache越大，效率越高

C.Cache用于解决 CPU 和 RAM 之间速度冲突问题

D.存放在 Cache中的数据使用时存在命中率的问题