更多“若在一个总线周期中，CPU对READY信号进行了5次采样，那么该总线周期共包含时钟周期的数目为（）。”相关的问题
第1题
假设某系统总线在一个总线周期中并行传输8字节信息，一个总线周期占用4个时钟周期，总线时钟频率为10MHz，则总线带宽是___
A.20MB/s
B.10MB/s
C.30MB/s
D.40MB/s
点击查看答案
第2题
8086 CPU的1个基本总线周期包含 个时钟周期。
点击查看答案
第3题
总线周期是CPU 通过总线对存储器或 I/O 端口进行一次访问（读/写操作）所需的时间，一个总线周期一定由 4 个时钟周期组成。
点击查看答案
第4题
8086/8088的一个基本总线周期所包含的时钟周期数为（）
A.2个
B.2个加1个等待周期
C.4个
D.4个加2个等待周期
点击查看答案
第5题
CPU把总线接口部件BIU完成一次访问存储器或外设操作所需要的时间称为一个总线周期，它包括了四个时钟周期。
点击查看答案
第6题
CPU中处理动作的最小时间单位是______。
点击查看答案
第7题
CPU响应DMA请求是（）。
A.在一个总线周期执行结束时
B.在一条指令执行结束时
C.在一个时钟周期结束时
D.立即响应
点击查看答案
第8题
CPU执行指令过程中，BIU每完成一次对存储器或 I/O端口的访问过程，称为________。
点击查看答案
第9题
假定CPU通过存储器总线读取数据的过程为：发送地址和读命令需1个时钟周期，存储器准备一个数据需8个时钟周期，总线上每传送1个数据需1个时钟周期，若主存和cache之间交换的主存块大小为64B，存取宽度和总线宽度都为8B，则cache的一次缺失损失（缺失开销）至少为（）个时钟周期。
点击查看答案
第10题
假定CPU通过存储器总线读取数据的过程为：发送地址和读命令需1个时钟周期，存储器准备一个数据需8个时钟周期，总线上每传送1个数据需1个时钟周期。若主存和cache之间交换的主存块大小为64B，存取宽度和总线宽度都为4B，则cache的一次缺失损失至少为多少个时钟周期？
点击查看答案
重要提示：
请勿将账号共享给其他人使用，违者账号将被封禁！
警告：系统检测到您的账号存在安全风险
