第1题
已知时钟信号clkin的频率为100MHz的方波信号,下面程序中clk1信号的占空比为50% module function(rst, clkin, clk1); input clkin, rst; output clk1; reg[2:0] m, n; reg clk1; always @(posedge clkin) begin if(!rst) begin clk1<=0; m<=0; end else begin if(m==4) begin m<=0; clk1<=~clk1;end else m<=m+1; end end endmodule
点击查看答案
第2题
有以下程序: x=reshape(1:12,3,4); m=0; n=0; for k=1:4 if x(:,k)<=6 m=m+1; else n=n+1; end end 则m和n的值分别是()。
点击查看答案